

Exercices d'électronique numérique.

Synthèse.


1. Exercice de synthèse : codeur CMI

Dans les transmissions numériques par par infra-rouge, télécommandes par exemple, on utilise souvent un code d'émission, dit code ligne tel que chaque bit émis est transmis sur *deux* périodes de l'horloge. On se propose ici de réaliser un codeur qui transforme des données binaires d'entrée, *din*, qui arrivent à raison d'un bit toutes les *deux* périodes d'horloge, en un code ligne, *sligne*, qui est construit de la façon suivante :

```

si din = '0' : sligne = '0' pendant une période d'horloge
               puis sligne = '1' pendant une période d'horloge.
si din = '1' : sligne = '0' pendant deux périodes d'horloge
               ou sligne = '1' pendant deux périodes d'horloge,
               en alternance.
    
```

L'alternance signifie que le niveau correspondant à un '1' logique pour *din* change d'une fois à l'autre, que les '1' successifs soient ou non séparés par des '0'. Le chronogramme ci-dessous donne un exemple de transmission :



Le codeur qui transforme *din* en *sligne* reçoit en entrée l'horloge et *din*. Il fournit en sortie *sligne*, retardée d'une période d'horloge, car le plus simple est de concevoir une machine de MOORE.

- A combien d'états internes correspond l'émission d'un bit ?
- Pourquoi les états correspondant à l'émission des codes pour des valeurs *din* = '1' successives ne peuvent ils pas être toujours les mêmes ? (évident)
- Pourquoi les états correspondant à l'émission des codes pour *din* = '0' ne peuvent ils pas être toujours les mêmes ? (question plus difficile)
- Déduire de l'analyse précédente le nombre d'états que doit posséder le codeur.
- Proposer une ébauche de diagramme de transitions. On nommera les états par des noms, par exemple *pzero0* et *pzero1* pour l'émission d'un zéro, dans l'un des cas analysée au point c. A ce niveau on représentera les transitions importantes, mais pas forcément toutes les transitions possibles.
- Le codeur peut, en début d'émission, ne pas être synchronisé correctement. Compléter le diagramme précédent pour garantir qu'il se synchronise aussi vite qu'il peut le faire.
- Choisir un codage intelligent pour les états.
- Proposer une solution VHDL au problème.
- Proposer une solution pour le décodeur.

2. Synthèse : codeur AMI (texte de TP VHDL)

3. Analyse : comparaison de deux réponses à un même problème.

Pour réaliser un codeur AMI (la connaissance de ce code n'est pas nécessaire à la compréhension du sujet), deux concepteurs différents proposent deux solutions, toutes deux justes, concrétisées par deux architectures (amidec et amidir) décrivant la même entité. Les résultats de simulation fonctionnelle des deux solutions sont identiques (voir figures en annexe).

Les programmes sources sont donnés en annexe.

Chacune de ces deux solutions est synthétisée et implémentée dans un circuit programmable AMD 16V8H-25 ($t_{PD} = 25 \text{ ns}$, $t_{CO} = 12 \text{ ns}$, $F_{\text{maxint}} = 40 \text{ MHz}$).

a Pour chaque solution indiquer la structure (pas les équations détaillées) du circuit généré. Préciser soigneusement les natures, combinatoires ou séquentielles, des différents blocs fonctionnels. Déduire de chaque programme la dimension du registre d'état correspondant. Construire les diagrammes de transitions associés.

b On teste les circuits réalisés avec une horloge à 40 Mhz.

Les résultats des deux tests sont fort différents, comme l'attestent les chronogrammes fournis en annexe. Interprétez quantitativement ces chronogrammes en vous appuyant sur les documents constructeur. Pour faciliter l'analyse on a placé des curseurs à des instants intéressants, et demandé l'affichage de l'écart temporel entre les curseurs.

c Conclure.

Annexe : programmes

entité commune :

```
entity amicod is
    port(
        hor, din : in bit ;
        plusout, moinsout : out bit );
end amicod ;
```

architecture « amidec » :

```
architecture amidec of amicod is
    type ami is (mzero,pzero,moins,plus) ;
    signal etat : ami ;
begin
    plusout <= '1' when etat = plus else '0' ;
    moinsout <= '1' when etat = moins else '0' ;
    encode : process
    begin
        wait until hor = '1' ;
        case etat is
            when mzero =>    if din = '1' then etat <= plus ;
                            end if ;
            when pzero =>    if din = '1' then etat <= moins ;
                            end if ;
            when moins =>    if din = '1' then etat <= plus ;
                            else etat <= mzero ;
                            end if ;
            when plus =>     if din = '1' then etat <= moins ;
                            else etat <= pzero ;
                            end if ;
            when others =>   etat <= mzero ;
        end case ;
    end process encode ;
end amidec ;
```

architecture « amidir » :


```
architecture amidir of amicod is
    subtype ami is bit_vector(2 downto 0) ;
```

```


constant mzero : ami := "000" ;
constant pzero : ami := "001" ;
constant moins : ami := "010" ;
constant plus  : ami := "100" ;
signal etat : ami ;
begin
plusout <= etat(2) ;
moinsout <= etat(1) ;
encode : process
begin
wait until hor = '1' ;
case etat is
when mzero =>    if din = '1' then etat <= plus ;
                 end if ;
when pzero =>    if din = '1' then etat <= moins ;
                 end if ;
when moins =>    if din = '1' then etat <= plus ;
                 else etat <= mzero ;
                 end if ;
when plus =>     if din = '1' then etat <= moins ;
                 else etat <= pzero ;
                 end if ;
when others =>  etat <= mzero ;
end case ;
end process encode ;
end amidir ;

```


amidec ou amidir : simulation fonctionnelle du programme source



amidir : fonctionnement du circuit



amidec : fonctionnement du circuit



4. Codeur HDB3

Dans les liaisons téléphoniques numériques à haut débit (2, 8 et 34 Mbits/s) on utilise en Europe un code à trois niveaux dérivé du code AMI (voir poly de travaux pratiques) :


- Les bits d'information égaux à '1' sont transmis par des impulsions alternativement positives ou négatives, de façon à maintenir une valeur moyenne nulle pour le signal véhiculé sur la ligne. Les bits égaux à '0' correspondent à une différence de potentiel nulle sur la ligne (« absence » d'impulsion).
- L'horloge de réception utilise les transitions du signal reçu pour maintenir une bonne synchronisation ; des longues séquences de '0' risquent donc de créer des glissements entre l'horloge d'émission et l'horloge de réception. Pour remédier à ce problème, toutes les séquences de quatre '0' successifs sont codées par des motifs (suites d'impulsions et de niveaux nuls) qui, pour être différenciés des motifs « normaux », ne respectent pas les règles d'alternance. On parle de *violation*.
- Pour assurer le maintien de la valeur moyenne nulle, deux violations successives doivent être de polarités opposées. Si cette alternance ne correspond pas à la situation « naturelle », c'est un problème de parité du nombre des '1' qui séparent deux groupes successifs de quatre '0', on introduit dans le motif un élément de *bourrage* avant l'élément de « viol ».

Pour résumer, toute séquence de quatre zéros consécutifs génère dans le code de sortie le motif générique "b00v", où b est une éventuelle impulsion de bourrage (qui respecte la règle d'alternance) et v une impulsion (toujours présente) qui ne respecte pas la dite règle.

Dans l'exemple ci-dessous on représente les signaux ternaires émis par +, 0 et - :

données	0	0	1	0	0	0	0	1	1	0	0	0	0	1	1	0	0	0	0	1	0	0	0	0
code émis	0	0	+	0	0	0	+	-	+	-	0	0	-	+	-	+	0	0	+	-	0	0	0	-
bourrage viol							v			b			v			b			v					v

La structure du codeur à réaliser est la suivante :



Sur ce schéma de principe on n'a pas représenté l'horloge d'émission qui synchronise l'arrivée des données et l'ensemble du système. Les signaux b et v indiquent ici les positions que doivent avoir les éventuels motifs de bourrage et de viol. Les signaux binaires de sortie plus et moins servent à générer des impulsions de polarités correspondantes.

Le bloc détecteur de quatre zéros n'ayant pas la faculté de dire l'avenir, il est nécessaire de retarder d'un nombre ad-hoc de périodes d'horloge le signal d'entrée du codeur.

Une ébauche d'algorithme décrivant le codeur proprement dit pourrait être quelque chose du genre :

```


Si le dernier viol est positif
    Si la dernière impulsion de sortie est positive
        générer un bourrage négatif,
        générer un viol négatif.
    Autrement
        ne pas générer de bourrage,
        générer un viol négatif.
Autrement
    Si la dernière impulsion de sortie est négative
        générer un bourrage positif,
        générer un viol positif.
    Autrement
        ne pas générer de bourrage,
        générer un viol positif.
    
```

5. Codeur pour modulateur QAM différentiel

Dans nombre de systèmes de transmissions numériques, l'objectif est de transmettre le plus haut débit binaire possible dans un canal de bande passante donnée (et compte tenu d'un rapport signal/bruit non infini).


Une méthode classique consiste à moduler en amplitude et en phase (modulation vectorielle) une porteuse. Le « vecteur de Fresnel » associé à la porteuse peut avoir un nombre fini de valeurs, les points représentatifs de l'extrémité de ce vecteur, dans le plan complexe, constituent une constellation qui caractérise la modulation. Les informations binaires d'entrée provoquent des changements d'état dans la constellation, changements qui obéissent à une règle de codage.

Le schéma de principe typique d'un tel système est représenté ci-dessous.



L'exercice proposé (inspiré des modems téléphoniques) consiste à réaliser un codeur différentiel qui fixe des trajectoires dans une constellation à 16 états en calculant les signaux I (in phase) et Q (quadrature), codés sur deux bits ($I_2 I_1$ et $Q_2 Q_1$), en fonction des données d'entrée qui sont regroupées par paquets de quatre bits ($d_3 d_2 d_1 d_0$).

La constellation du modulateur est décrite ci-dessous :



Les points sont répartis dans quatre quadrants ; les valeurs de d_2 et d_3 déterminent le point dans le quadrant concerné, celles de d_0 et d_1 déterminent les changements de quadrant entre un code et le suivant (codage différentiel de la phase) :

d_0 d_1	changement de phase
0 0	+ 90°
0 1	0
1 1	+270°
1 0	+180°

Les valeurs de I et Q sont des entiers signés, théoriquement sur trois bits, mais les valeurs étant toujours impaires, le poids faible est une constante câblée de façon fixe à l'entrée des convertisseurs numériques analogiques.

Le travail consiste à réaliser le codeur, piloté par l'horloge qui cadence l'arrivée (par paquets de 4 bits) des données d'entrée.


6. Décodeur pour modulateur QAM différentiel

Même problème que le précédent, « à l'envers ». Les données d'entrée sont les valeurs de I et Q, celles de sortie sont les valeurs de d3d2d1d0.

N.B. : autant le codeur qui intervient dans un vrai modem suit d'assez près la structure présentée ici, autant le décodage est en réalité nettement plus complexe si on tient compte des perturbations apportées par le canal de transmission (bruit et interférences entre symboles).


7. Récepteur optimal

Dans une transmission binaire (câble coaxial, par exemple) l'émetteur utilise deux signaux $Z(t)$ et $U(t)$ pour transmettre respectivement un « Zéro » et un « Un » binaires. Chaque signal a une durée T_b , qui correspond à un débit binaire $F_b = 1/T_b$. Idéalement (si on ne tient pas compte de la forme arrondie des signaux réels), les deux signaux $Z(t)$ et $U(t)$ ont la forme représentée ci-dessous. L'unité de l'axe vertical est arbitraire, on pourra considérer qu'il s'agit de volts.




A la réception le signal reçu $R(t)$ est échantillonné et converti en nombres entiers $R(n)$ signés sur 5 bits. La fréquence d'échantillonnage F_h est exactement égale à $8 F_b$, grâce à un circuit de restitution de rythme (PLL) qui n'est pas l'objet de l'étude. Cette fréquence F_h sert de fréquence d'horloge à l'ensemble du récepteur ; on admettra que l'ensemble qui assure la synchronisation du récepteur fonctionne sans erreur, de sorte que le récepteur sait quel est le numéro de chaque échantillon $R(n)$, $0 \leq n \leq 7$ dans un motif binaire reçu.

Comme la transmission apporte des déformations et du bruit, le récepteur identifie à chaque période T_b la valeur du bit reçu en calculant, sur l'intervalle de temps $[0, T_b]$ discrétisé en $[0, 1, 2, 3, 4, 5, 6, 7]$ la corrélation (produit scalaire) entre les signaux $R(n)$ et deux signaux de référence $Z(n)$ et $U(n)$. A la fin de chaque période T_b il choisit pour valeur binaire reçue celle qui correspond à la corrélation la plus grande.




Le synoptique du récepteur répond au schéma de principe ci-dessous :



La bascule de mémorisation fonctionne en bascule D si sa commande load est à '1', elle conserve son état si cette commande est à '0'.

Les corrélateurs CU et CZ sont réalisés par des montages identiques qui comportent un bloc arithmétique et un registre accumulateur :



Le bloc arithmétique obéit à l'algorithme suivant (pm et init sont des signaux de commande binaire, a est un nombre entier codé en complément à 2 sur 5 bits, b et so des nombres entiers en complément à 2 sur k bits) :

Si init = '1' alors so reçoit la valeur de b

Si non

Si pm = '1' alors so reçoit la valeur a + b

Si non so reçoit la valeur a - b

L'automate de commande parcourt en permanence un cycle de 8 états, T0 à T7, en synchronisme avec l'arrivée des données : il est dans l'état T0 quand R(0) est présente, dans l'état T1 quand R(1) est présente, etc.

Le produit scalaire de deux signaux sur 8 échantillons est donné par :

$$P = \sum_{i=0}^7 S1(i) * S2(i)$$

Questions :

- Montrer que les signaux Z(n) et U(n) sont orthogonaux.
- Pour deux bits émis on reçoit la séquence R(n) : 1,-2,4,-2,2,-4,-4,-1,-1,0,2,-3,3,-2,-4,-4. Déduire d'un calcul de corrélations quelle sont les valeurs probables de ces deux bits. Ce résultat est-il certain ?
- Si la ligne de transmission se comporte comme un filtre passe-bas de fréquence de coupure 2*Fb, le schéma fonctionne-t-il encore correctement ? A quelle condition sur l'amplitude du signal reçu ?
- Quelle est, en fonction de Tb, la valeur de la fréquence du signal « horloge de réception » que doit générer l'automate de contrôle (voir synoptique général) ?
- Le schéma proposé ne comporte aucun opérateur de multiplication, par quoi les a-t-on remplacés ?
- Quelle doit-être la valeur minimum de k, nombre de bits de calcul d'un corrélateur ?
- Donner sous forme de tableau, pour chaque étape de l'automate de commande, les valeurs des commandes init et pm des deux corrélateurs ainsi que la commande load de la bascule de sortie du schéma général.
- Proposer un programme VHDL pour un corrélateur.
- Proposer un programme VHDL pour la bascule de sortie du montage (bascule synchrone).
- Proposer un diagramme de transitions complet et commenté de l'automate de contrôle.